存算一体芯片技术现状与挑战

主讲人：康旺，北京航空航天大学

Email: wang.kang@buaa.edu.cn;

时 间：2022年6月12日10:30点

腾讯会议号：432-357-842

联系人：张吉良

报告题目：

存算一体芯片技术现状与挑战

报告摘要：

人工智能正在引领新一轮技术变革。但是，智能大数据处理挑战与冯诺依曼计算架构瓶颈成为当前智能芯片领域的关键矛盾之一。存储器与处理器之间频繁的数据搬运带来巨大的功耗，且极大地限制了带宽。近年来，以数据为中心的新型计算架构：存算一体架构，受到学术界和产业界的广泛关注。类似于人脑神经结构，存算一体架构将数据存储单元和计算单元融合为一体，能够大幅减少数据搬运，极大提高计算并行度和能效，有望突破人工智能算力与功耗瓶颈。迄今，基于各类存储器介质(如传统存储器SRAM, DRAM与Flash，以及新型存储器RRAM, PCM与MRAM等)的存算一体芯片技术得到快速发展，业界呈现百花齐放的盛景。近三年来，孵化了数十家初创公司研发该技术；国内外知名半导体厂商与投资机构，如Intel、台积电、三星、ARM、博世、软银、镁光、微软、亚马逊、华登国际等，也均在积极研发或投资存算一体芯片公司，表明该技术未来的应用前景。但是，受限于存储器介质本身的物理结构、阵列规模与工艺成熟度等因素，当前的存算一体技术仍然存在诸多挑战，如运算精度，运算规模等。本报告将介绍人工智能驱动存算一体芯片发展的技术与市场因素；当前存算一体芯片技术发展的现状、挑战与前景；并介绍我们在MRAM/SRAM存算一体技术领域的工作进展。

报告人简介：

康旺获得北京航空航天大学微电子学与法国南巴黎大学物理学双博士学位，目前是北京航空航天大学集成电路科学与工程学院副教授，博士生导师。研究领域包括集成电路设计、自旋电子学、新型存储与计算架构等。康旺博士申请发明专利40余项，已授权15项，已转化12项；发表SCI期刊与会议论文120余篇，包括Nature Electronics, Nature Communications, Proceeding of The IEEE, IEEE TCAS1/TCAS2, IEEE TC, IEEE EDL/TED, ACM JETC, Physical Review Applied, DAC, ASSCC, DATE等, 其中ESI高被引论文5篇，国际会议邀请报告30余篇，论文总索引3800余次，H=32。获邀担任IEEE-TED, SPIN, Frontiers of Electronics, Microelectronics Journal等期刊的客座编辑，DAC, ICCS, GLSVLSI, NVMSA等国际会议的TPC；获得北京市科技新星计划，北航卓越百人与QB人才支持计划；IEEE与中国电子学会高级成员。